## (I9)日本国特許庁(JP)

## (12) 公開特許公報(A)

### (11)特許出願公開番号

# 特開平8-242001

(43)公開日 平成8年(1996)9月17日


(51) Int.Cl.6		識別記号	庁内整理番号	FI			技術	有表示箇所	
H01L	29/786			HO1L	29/78	/78 6 1 6 L			
	21/336			G02F	1/13	101			
G02F	1/13	101			1/136	500			
	1/136	5 0 0		H01L	29/78	6 2 7 F			
				審査請求	求 未請求	請求項の数10	OL (	全 8 頁)	
(21)出顯番号		特膜平7-45460		(71)出願人		000003078 株式会社東芝			
(22) 出願日		平成7年(1995)3月6日			神奈川	県川崎市幸区堀川	町72番	色	
				(72)発明者	香 福田 力	n—			
					神奈川	<b>具横浜市磯子区</b> 和	所杉田町 :	8 株式会	
					社東芝	養浜事業所内			
				(72)発明者	茨木	申档			
						具横浜市磯子区系	55杉田町 1	8 株式会	
						養浜事業所内		. ,,	
				(72)発明者					

#### (54) 【発明の名称】 薄膜トランジスタの製造方法

#### (57) 【要約】

【目的】 特性を向上させたトップゲート型の薄膜トランジスタの製造方法を提供する。

【構成】 絶縁性基拠11の一主面上に I T O およびモリ ブデン・タングステン (M o - W) 合金を積層成版し、 エッチング加工して I T O O 回議報権12を形成し、ソー ス電極13およびドレイン電極14を形成する。 ソース電極 13およびドレイン電極14を覆うように、非晶電シリコン 局15、ゲート結練11をで スォトリソグラフィによるエ ッチング加工でゲート電極17を形成する。 レジスト制能 後、ゲート電極17をマスクとして、非晶質シリコン層15 にりんをイオンドービングする。 N型多結晶シリコンを エッチング加工して、ソース領域18およびドレイン領域 19を形成する。全体を保護吸21で覆い、周辺電極部と画 素種和12・Dの表を



神奈川県横浜市磯子区新杉田町8 株式会

最終頁に続く

社東芝横浜事業所内 (74)代理人 弁理士 棒澤 襄 (外2名)

#### 【特許請求の範囲】

7 【請求項1】 非晶質シリコン層およびゲート絶縁膜の 積層膜を形成する工程と、

この積層膜上に金属のゲート電極を形成する工程と、 このゲート電極をマスクとして非晶質シリコン層に不純

物イオンをドーピングする工程と、 前記ゲート電極をマスクとしたレーザー照射によって非 晶質シリコン層を結晶化して低抵抗多結晶シリコンから

なるソース領域およびドレイン領域を形成する工程とを 備えることを特徴とする薄膜トランジスタの製造方法。 【請求項2】 絶縁性基板上にソース電極およびドレイ

ン懺極を形成する工程と、 これらソース電板およびドレイン電板を覆うように非晶 質シリコン層およびゲート絶縁膜の積層膜を形成する工

程と、 この積層膜上に金属のゲート戦極を形成する工程と、 このゲート電極と同一パターンに前記ゲート絶縁膜をエ ッチング加工する工程と、

前紀ゲート電極をマスクとした前紀非品質シリコン層に 不純物イオンをドーピングする工程と、

前記ゲート電板をマスクとしたレーザー服射によって非 品質シリコン層を結晶化して低抵抗多結晶シリコンから なるソース領域およびドレイン領域を形成する工程とを 備え、

前記ソース電板とドレイン電板との間隔は、ゲート電板 の幅よりも広いことを特徴とする薄膜トランジスタの製 浩方法.

【肺水項3】 ソース電振およびドレイン電極は、 透明導面膜および金属膜の積層であることを特徴とする 請求項2記載の薄膜トランジスタの製造方法。

【請求項4】 ソース電極およびドレイン電極を形成す る金属膜は、

W, Ti, Mo, Ta, Cr, Nb, Ag, または、こ れらを用いた合金であることを特徴とする請求項3記載 の薄膜トランジスタの製造方法。

[請求項5] 不純物イオンのドーピングは、PH。を 主成分とする原料ガスを用いた非質量分離のイオンドー ピングであることを特徴とする請求項2記載の薄膜トラ ンジスタの製造方法。

【請求項6】 ゲート電極は、A1、A1を主成分とす 40 場合が多い。 る合金、または、それらと他の金属との積層であること を特徴とする請求項2記載の薄膜トランジスタの製造方 法。

[請求項7] 絶縁性基板は透明で、この絶縁性基板上 に絶縁性の光遮蔽膜を形成する工程と、

前記光遮蔽膜をエッチング加工する工程と、

この光道蔽膜を覆うように全面に透明絶縁膜を形成する 丁程ン.

この透明絶縁膜を形成する工程の後に行なう請求項2記

塑造方法。

【請求項8】 光遮蔽瞭は、抵抗率は1E8Qcm以上、 かつ、光学濃度は2.5以上であることを特徴とする請 水項7記載の薄膜トランジスタの製造方法。

【請求項9】 透明絶縁膜は、有機シラン、および、○ 2 またはN2 Oを原料ガスに用いてプラズマCVD法に よって形成した酸化シリコン膜、もしくは、前記原料ガ スにN。またはNH。を添加してプラズマCVD法によ って形成した酸窒化シリコン膜であることを特徴とする 10 請求項7記載の薄膜トランジスタの製造方法。

【請求項10】 透明絶縁膜の最上層で非晶質シリコン 層と接する部分は、プラズマCVD法によって形成した 窓化シリコンであることを特徴とする請求項7記載の薄 膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、特性を改善した薄膜ト ランジスタ (TFT) の製造方法に関する。

[00002]

【従来の技術】液晶を用いた表示素子としては、テレビ 表示やグラフィックディスプレイなどを指向した大容 量、高密度化の点から、たとえばラビングによる配向処 理がそれぞれ施された2枚の基板を、配向方向が互いに 90° をなすように平行に対向配置し、これら平行配置 した基板間に、ネマチックタイプの液晶組成物を挟持さ せた構成の、いわゆるツイステッドネマチック (TN) 型の、アクティブマトリクス型液晶表示装置が注目され ている.

【0003】このアクティブマトリクス型液晶表示装置 では、クロストークのない高コントラスト表示が行ない 得るように、各画素の駆動および制御を半導体スイッチ で行なう方式が採られている。そして、この半導体スイ ッチとしては透過型の表示が可能であり、また大面積化 も容易であるなどの理由から、透明絶縁基板上に形成、 配置した非晶質シリコン(a-S1)系の薄膜トランジ スタ (TFT) が用いられている。さらに、この非晶質 シリコン系の薄膜トランジスタは、活性層である非品質 シリコン層を挟んで下層にゲート電板、上層にソース・ ドレイン電極を配置した逆スタガード構造を採っている

【0004】しかしながら、この逆スタガード構造は良 好な薄膜トランジスタ特性を得やすい反面、下層にゲー ト電極を位置する構成であるため、ゲート電極に接続す るゲート配線の抵抗を低くすることが困難である。その 理由の一つとしてはゲート電極に接続するゲート配線の 膜厚を厚くできないこと、他には低抵抗金属であるアル ミニウム (A1) が酸に弱い、あるいは、熱でヒロック を記こすことなどから工程上に工夫を要することが挙げ られる。そして、液晶表示装置への応用を考えると薄葉 載の工程とを備えること特徴とする薄膜トランジスタの 50 トランジスタの構成要素で最も低抵抗化の要求されるも

のはゲート電極へのゲート配線であり、液晶表示装置が 大型化するほど深刻になる。

[0005]一方、生産性の面ではコストを下げるため にバターニングのマスク数を減らしたいが、逆スタガー ド構造では6枚以上を要とする場合が多く、大幅なマス ク数削減は困難である。

#### [00006]

【発明が解決しようとする課題】これに対して、活性層である非品質シリコン層を挟んで上層にゲート電極、下層にソース電優およびドレイン電極を配置した順スタガ 10 ード(正スタガード)構造が考えられる。

[00007] この順スタガード構造の薄膜トランジスタ の構成を図3を参照して説明する。

[0008] 図3に示すように、ガラス基板11にソース電板2およびドレイン電板3を形成し、次いで、これらソース電板2およびドレイン電板3上に、豆乳半品質シリコン(n・aーS1)層4を成限して、これらソース電板2およびドレイン電板3を吸うような形状に加工する。さらに、非晶質シリコン(aーS1)層5、ゲート総総額6およびゲート電板7を順次で開発0形状 幼に加工する。

[0009] そして、このようにゲート電標7を上に配置するトップゲート型では、ゲート電イの原腺化とアルミニウム(AI)の使用が容易であり、また、完極的にはマスク数を2枚にまで減らすことも可能である。

[0010] しかしながら、従来はこの順スタガード構造も、ソース戦権2およびドレイン電機3上に形成した n型非晶質シリコン層4と活性層である非晶質シリコン 屑5とのオーミック接触が困難であるり、薄型トランジス タに十分なオン電流がとなか。

[0011] また、非品質シリコン層5の形成前にPH。のプラズマ処理を行なうなどのアイデアもあるが、連続して形成する非品質シリコン層5にりん(P)の汚染による悪影響をおよぼす。

【0012】さらに、エッチストッパ型の逆スタガード 解談トランジスタでは、チャネル長を規定するチャネル 保護販をゲート電機をマスクとした裏面露光によってゲ ート電機に自己整合させることができるので、ゲート・ ソース間、ゲート・ドレイン間の寄生容量を小さくでき るが、図312元した順スタガード機振トランジスタは、 ソース電権およびドレイン電権とゲート電権との重なり が大きく、寄生容量が大きくなるなどの問題を有してい る。

【0013】本発明は、上紀問題点に鑑みなされたもので、特性を向上させたトップゲート型の薄膜トランジスタの製造方法を提供することを目的としている。

#### [0014]

【課題を解決するための手段】請求項1記載の薄膜トランジスタの製造方法は、非晶質シリコン層およびゲート 終録解の積層膜を形成する工程と、この種層膜上に金属 50 のゲート戦権を形成する工程と、このゲート戦機をマス クとして非晶質シリコン層に不能物イオンをドーピング する工程と、前記ゲート電機をマスクとしたレーザー照 射によって非晶質シリコン層を結晶化して低低抗多結晶 シリコンからなるソース領域さよびドレイン領域を形成 する工程とを構えるものである。

【0015】翻求項2記載の締額トランジスタの製造方法は、絶縁性基核上にソース電報およびドレイン電報を 形成する工程と、これらソース電機制よびゲレイン電報を を覆うように非晶質シリコン層およびゲート能縁膜の積 履額を形成する工程と、この特別側に企画のゲート電 権を形成する工程と、この特別になっている工程と、前記ゲート機器をエステング加工する工程と、市のゲート電極を一大ケーと一大衛記半島質シリコン層と、前記ゲート電極をマスクとした上一ザー照射によって非晶質シリコン層を結乱 化して低低抗多結晶シリコンからなるソース領域対よび ドレイン領域を形成する工程とを得え、前記ゲース電板 とドレイン電極との間隔は、ゲート電極の幅よりも広い ものアネス。

[0016] 請求項3 記載の継談トランジスタの製造方法は、請求項2 記載の継襲トランジスタの製造方法において、ソース電極およびドレイン電極は、透明導電誤および全風限の損解であるものである。

[0017] 請求項4配載の審膜トランジスタの製造方法は、 請求項3記載の離膜トランジスタの製造方法において、ソース電棚およびドレイン部種を形成する金属膜 は、W、Ti、Mo、Ta、Cr、Nb、Ag、または、Vはちを用いた合金であるものである。

【0018】 請求項5記載の薄膜トランジスタの製造方法にお、請求項2記載の薄膜トランジスタの製造方法において、不顧動・イエンのドービングは、PHsを主成分とする原料ガスを用いた非質量分離のイオンドービングであるものである。

[0019] 請求項6記載の薄膜トランジスタの製造方法は、請求項2記載の薄膜トランジスタの製造方法において、ゲート電極は、A1、A1を主成分とする合金、または、それらと他の金属との薄欄であるものである。

[0020] 前秋頃 7記載の柳朝トランジスタの製造方法は、絶縁性基板は透明で、この総縁性基板に絶縁件 水温軟線を形成する工程と、前紀光速散膜をエッチン グ加工する工程と、この光速散膜を覆うように全面に透 明絶縁数を形成する工程と、この透明絶縁較を形成する 工程の後に行なう前求項2記載の工程とを備えるもので ある。

[0021] 請求項8記載の薄膜トランジスタの製造方法は、請求項7記載の薄膜トランジスタの製造方法において、光遮蔽模は、抵抗率は1880m以上、かつ、光学譲度は2.5以上であるものである。 [0022] 請求項9記載の薄膜トランジスタの製造方法にないて、変にないであるものである。

法は、請求項7記載の薄膜トランジスタの製造方法にお いて、透明絶縁膜は、有機シラン、および、O2 または N<sub>2</sub> Oを原料ガスに用いてプラズマCVD法によって形 成した酸化シリコン膜、もしくは、前配原料ガスにNo またはNH。を添加してプラズマCVD法によって形成 した酸空化シリコン膜であるものである。

【0023】請求項10記載の排牒トランジスタの製造 方法は、請求項7記載の薄膜トランジスタの製造方法に おいて、透明絶縁謨の最上層で非晶質シリコン層と接す る部分は、プラズマCVD法によって形成した窒化シリ 10 コンであるものである。

#### [0024]

【作用】請求項1記載の薄膜トランジスタの製造方法 は、非品質シリコン層およびゲート絶縁膜の上部に形成 したゲート電極をマスクとして、非晶質シリコン層に不 純物イオンをドーピングし、レーザー照射してドーピン グされた部分を結晶化させることによって、ゲート電極 に自己整合でソース領域およびドレイン領域を形成する ことができ、また、多結晶化によってドーピング元素が 十分に活件化されるので従来のようにCVDで形成する 20 n型非晶質シリコンよりも低低抗となり、ソース領域お よびドレイン領域は十分なオーミック接触が得られ、さ らに、チャネル部の非晶質シリコンはゲート電極でマス クされているので、ドーピングとレーザー照射の影響を 受けず、特性の改善および寄生容量の低減を同時に実現 する.

【0025】請求項2記載の薄膜トランジスタの製造方 法は、非晶質シリコン層およびゲート絶縁膜の上部に形 成したゲート電極をマスクとして、非晶質シリコン層に 不純物イオンをドーピングし、レーザー照射してドーピ 30 ングされた部分を結晶化させることによって、ゲート電 極に自己整合でソース領域およびドレイン領域を形成す ることができ、また、多結晶化によってドーピング元素 が十分に活性化されるので従来のようにCVDで形成す るn型非晶質シリコンよりも低抵抗となり、ソース領域 およびドレイン領域は十分なオーミック接触が得られ、 さらに、チャネル部の非品質シリコンはゲート電板でマ スクされているので、ドーピングとレーザー照射の影響 を受けず、特性の改善および寄生容量の低減を同時に実 現するとともに、ソース電極およびドレイン電極の間隔 40 がゲート電極の幅よりも広くなるように形成しておき、 非晶質シリコンへのイオンドーピングとレーザー照射に よって低抵抗多結晶シリコンがソース・ドレイン配線電 極と接続され、チャネル長はゲート電板に自己整合で決 定され、また、イオンドービング前に予めゲート絶縁膜 をゲート電板と同一パターンでエッチングし、非晶質シ リコンの表面を露出させておくことによって、低い加速 質圧でも非晶質シリコン層へのドービングができ、たと えば液晶表示装置への応用も容易となる。

法は、 請求項2記載の嫌牒トランジスタの製造方法にお いて、ソース電極およびドレイン電極を透明導電膜と金 屋鱒との箱層雛とすることで、たとえば液晶表示電極の 画素電極と一体形成し、後に画素電極上の金属膜を除去 することで工程の簡略化が図れる。

6

[0027] 請求項4記載の薄膜トランジスタの製造方 法は、請求項3記載の薄膜トランジスタにおいて、ソー ス電極およびドレイン電極は、W、Ti、Mo、Ta、 Cr、Nb、Ag、または、これらを用いた合金とする ため、低抵抗で熱や酸に安定なソース電極およびドレイ ン電極を得る。

【0028】請求項5記載の薄膜トランジスタの製造方 法は、請求項2記載の薄膜トランジスタの製造方法にお いて、不純物イオンドーピングの方法を、PH。を主成 分とする原料ガスを用いた非質量分離のイオンドービン グとするため、従来用いた質量分離は磁場によってイオ ンピームを曲げる手法で大面積化が困難であるが、分離 を行なわないことによってたとえば大面積の液晶表示装 借への応用が可能になる。

【0029】請求項6記載の薄膜トランジスタの製造方 法は、請求項2記載の薄膜トランジスタの製造方法にお いて、ゲート電極は、AI、AIを主成分とする合金、 または、それらと他の金属との積層とし、また、トップ ゲート型なのでA1の使用は容易であり、A1を使用す ることでゲート電極の低抵抗化が図れ、合金や積層化で A 1のヒロック防止を有効に図れる。

【0030】請求項7記載の薄膜トランジスタの製造方 法は、絶縁性の光遮蔽膜と、この光遮蔽膜を覆う透明絶 縁戮上に製造することで、光によるオフ電流増加を防

ぎ、従来は金属薄膜を光遮蔽膜とし、絶縁膜で覆って、 この絶縁膜上に順スタガード型を形成する考えはあった が、光遮蔽膜を介して電極間の容量カップリングが起こ ってしまい、さらに、絶縁膜にピンホールがあればソー ス電極およびドレイン電極間のショートになってしまう が、光速藪膜を絶縁体で形成することにより、ピンホー ルがあってもショートを防止する。

【0031】請求項8記載の薄膜トランジスタの製造方 法は、請求項7記載の薄膜トランジスタの製造方法にお いて、光遮蔽膜の膜質を、抵抗率が1E8Ωcm以上、光 学濃度が2. 5以上としたため、容量カップリングを無 視できるレベルにする。

【0032】請求項9記載の薄膜トランジスタの製造方 法は、請求項7記載の薄膜トランジスタの製造方法にお いて、有機シランとO2 、O2 またはN2 Oを原料ガス に用いてプラズマCVD法によって形成した酸化シリコ ン膜とし、光遮蔽膜の端部の段差を十分に被覆するに は、たとえばTEOS (Tetraethylorthosilicate; Si [OC, H, ], ) などの有機シランを用いることが有 効であり、酸素源としてN2 Oを用いた場合は膜中に微 【0026】踏束項3記載の薄膜トランジスタの製造方 50 量のNが混入した酸化シリコン膜となり、さらに、原料

ガスにN。またはNH。を添加すれば、酸窒化シリコン 膜となるため、Nの添加はステップカバレージ性を下げ る反面、Naなどの不純物イオンをプロックする効果が 高まる。

【0033】請求項10記載の薄膜トランジスタの製造 方法は、請求項7記載の薄膜トランジスタの製造方法に おいて、最上層であって非品質シリコンと接する部分 を、プラズマCVD法によって形成した変化シリコンと し、その上に形成する非晶質シリコンとの間で形成する 界面が良質のものが得られ、優れた特性が得られる。

### [0034]

【実施例】以下、本発明の一実施例のアクティブマトリ クス型液晶表示素子 (AM-LCD) に適用した薄膜ト ランジスタ (TFT) を図面を参照して説明する。

【0035】図1は糠燥トランジスタを示す断面図で、 たとえばガラス (コーニング社製品番1737) からなる絶 緑件基板11の一主面上に I T O (Indium Tin Oxide) お よびモリブデン・タングステン (Mo-W) 合金を積層 成膜し、フォトリソグラフィによってエッチング加工し て、JTOの画素電極12を形成するとともに、この画素 20 雷福12と一体化したソース電極13およびドレイン電極14 を形成する。

【0036】次に、これらソース電極13およびドレイン 電線14を綴うように、半導体層として膜厚0.1 umの 非晶質シリコン (a-Si) 層15、膜厚0. 4 μmの窒 化シリコン膜のゲート絶縁膜16を順次形成する。

【0037】続いて、アルミニウム(A1) およびモリ ブデン (Mo) を積層し、フォトリソグラフィによるエ ッチング加工でゲート電板17を形成する。なお、このゲ ート電極17にアルミニウムを使用することで低抵抗化が 30 図れ、大型の液晶表示装置の製造が可能となる。引き続 き、このゲート電板17と同一バターンで窒化シリコン膜 をエッチングし、ゲート電極17のない部分の非晶質シリ コン層15を露出させる。

[0038] そして、レジスト剥離後、ゲート電極17を マスクとして、非品質シリコン層15にりん (P) をイオ ンドーピングする。このイオンドーピングは、H2 で5 %に希釈したPH。ガスをプラズマ分解し、発生したイ オン種を質量分離を行なわずに、一括して電界で加速 し、非品質シリコン層中に打ち込む。なお、加速電圧は 40 15kV程度が適当である。また、質量分離を行なわな いと大面積の基板での処理が容易になる。次に、上部か らXeClエキシマレーザを照射する。なお、このレー ザには、他にArF、KrF、XeFなどのエキシマレ ーザの他、YAGレーザ、Arレーザなどを使用しても よい。さらに、ゲート電板17がマスクとなっているの で、りんがドーピングされた部分の非晶質シリコン層の みが結晶化し、結晶化とともにりんが活性化され低抵抗 のN型多結晶シリコンとなる。そして、このN型多結晶 シリコンをフォトリソグラフィによってエッチング加工 50 1、透明絶縁膜32、ソース電極13およびドレイン電極1

して、ソース領域18およびドレイン領域19が形成され る。

【0039】最後に、全体をたとえばシリコン窒化膜な どの保護膜21で覆い、フォトリソグラフィによって図示 しない周辺電極部と両素電極12上の保護膜を除去する。 さらに、この時点ではソース電極13およびドレイン電極 14と同様に、画素電板12は透明のITO上に不透明のM o-Wが乗っているので、Mo-Wをエッチング除去す る。なお、ソース電極13およびドレイン電極14にはMo 10 を積層したため、保護膜21の成膜などの熱工程でA | に

ヒロックが発生するのを防止できる。 【0040】こうして、ソース電極13およびドレイン電 極14、面素重極12、非晶質シリコン層15、ゲート絶縁膜 16、ゲート電極17、さらに、保護膜21から構成される薄

ψトランジスタを有する所定の能動素子基板が得られ る。なお、この能動素子基板を形成するためのフォトリ ソグラフィのマスク数は全部で4枚である。

【0041】そして、この能動素子基板に対向して対向 基板を配滑し、これら能動業子基板および対向基板間に 液晶を挟持して、液晶表示装置を形成する。

【0042】次に、他の実施例を図2を参照して説明す る。

【0043】図2は他の実施例の薄膜トランジスタを示 す新面図で、図2において、たとえばガラス (コーニン グ社製 品番1737) からなる締録性基板11の一主面上に 締録性の光道薪職31を形成する。この光遮蔽膜31には、 たとえば窓化アルミニウム中にピスマスの微粒子が分散 したサーメット膜を用いる。このサーメット膜は、ビス マスと窒化アルミニウムをコ・スパッタすることにより 得られ、膜厚5000オングストロームで、抵抗率1E 9 Ωcm、光学濃度 3 の膜が得られる。次に、フォトリソ グラフィによってエッチング加工して光遮蔽膜31を形成 する。また、このエッチングにはC1系のガス、たとえ ばHC1を用いたプラズマエッチングが適している。

【0044】そして、この光遮蔽膜31を覆うように透明 絶縁瞳32を形成する。この透明絶縁膜32はステップカバ レージの優れた膜であることが望ましく、たとえば、T EOS (Tetraethylorthosilicate; Si [OC: Hb] ( ) とO<sub>2</sub> の混合ガスを用いたプラズマCVDで形成す

る酸化シリコン膜を用いる。この混合ガス中にNaガス やNH。ガスを添加すると酸窒化シリコン糖となり、ス テップカバレージはやや劣るが、Naなどの不純物イオ ンのプロックや、耐水性に優れた膜が得られる。実際に は、これに酸化膜あるいは酸窒化膜の上に、さらに窒化 シリコン膜をプラズマCVDで積層するとよく、これは チャネル部の非晶質シリコン層15との良質な界面を得る ためである。こうしたプロセスを行なった後は、図1で 説明した工程を行なう。

[0045] こうして、図2に示すように、光遮藪膜3

4、画素電極12、非晶質シリコン層15、ゲート絶縁膜1 6、ゲート電極17、さらに、保護膜21から構成される薄 膜トランジスタを有する所定の能動素子基板が得られ、 液晶表示素子も得られる。なお、フォトリソグラフィの マスク数は全部が5枚である。

【0046】なお、上記いずれの実施例もアクティブマ トリクス型液晶表示素子に限らずa-SI密着センサな どにも適用することが可能である。

【0047】また、絶縁性基板1,11は基板自体が絶縁 性を有さなくとも、基板に絶縁膜を施して形成してもよ 10

【0048】さらに、ソース電板13およびドレイン電極 14を形成する金属膜は、モリブデン・タングステン (M o-W) 合金に限らず、W. Ti. Mo. Ta. Cr. Nb、Agのいずれであるか、もしくはそれらを用いた 合金とすれば、低抵抗で熱や酸に安定なソース・ドレイ ン配線が得られる。

【0049】そして、上述のように、非晶質シリコン層 15に不純物イオンをドーピングし、レーザ照射してドー ピングされた部分を結晶化させることよって自己整合で 20 チャネル長を決定できるとともに、ソース領域18および ドレイン領域19を形成することができる。また、多結晶 化によってドーピング元素が十分に活性化されるので従 来のCVDで形成するn型非晶質シリコン層よりも低抵 抗となり、ソース領域18およびドレイン領域19では十分 なオーミック接触が得られる。さらに、チャネル部の非 品質シリコン層15はゲート電板17でマスクされているの で、ドーピングとレーザ照射の影響を受けず、薄膜トラ ンジスタ特性の改善と、寄生容量の低減を同時に実現で きる。そして、イオンドーピング前に予めゲート絶縁膜 30 16をゲート電板17と同一パターンでエッチングし、ソー ス領域18およびドレイン領域19となる非晶質シリコン層 の部分の表面を露出させておくことによって、低い加速 電圧でも非晶質シリコン層へのドーピングができるよう になる。

【0050】また、ソース電極13およびドレイン電極14 の間隔がゲート電極17の幅よりも広くなるように形成す ることにより、液晶表示装置に好滴となりる。

【0051】さらに、ソース電極13およびドレイン電極 14の材料をITOとモリプデン・タングステン (Mo- 40) W) 合金などの金属膜との積層膜とすることで、液晶表 示装置の画素電極12と一体形成でき、後に画素電極12上 の金属職を除去することで工程の簡略化が図れる。

[0052] またさらに、不純物イオンドーピングの方 法を、PH:を主成分とする原料ガスを用いた非質量分 離のイオンドーピングとすることにより、質量分離の磁 場によってイオンビームを曲げる手法に比べ大面積化が 容易になる。

【0053】また、トップゲート型なのでゲート電根17 へのAlの使用は容易であり、Alを使用することで低 50 法に加え、不純物イオンドービングの方法を、PHoを

抵抗化が図れる。

【0054】さらに、絶縁性の光遮蔽膜31上に薄膜トラ ンジスタを製造することで、光によるオフ電流増加を防 いでいる。また、光遮蔽膜31を絶縁体で形成することに より、ゲート絶縁隊16にピンホールが生じてもソース領 城18およびドレイン領域19間のショートを防止できる。

10

[0055] また、光遮蔽膜31の膜質を、抵抗率が1E 8 Qcm以上、光学濃度が2. 5以上としたので、容量力 ップリングは無視できるレベルになる。

【0056】さらに、TEOSなどの有機シランを用い ることにより光遮蔽膜31の端部の段差を十分に被覆する ことができる。

[0057]

【発明の効果】請求項1記載の薄膜トランジスタの製造 方法によれば、ゲート電極に自己整合でソース領域およ びドレイン領域を形成することができ、また、多結晶化 によってドーピング元素が十分に活性化されるので、従 来のようにCVDで形成するn型非晶質シリコンよりも 低抵抗となり、ソース領域およびドレイン領域は十分な

オーミック接触が得られ、さらに、非晶質シリコン層は ゲート電極でマスクされているので、ドーピングとレー ザ照射の影響を受けず、特性の改善および寄生容量の低 減を同時に実現できる。

【0058】請求項2記載の薄膜トランジスタの製造方 法によれば、ゲート電極に自己整合でソース領域および ドレイン領域を形成することができ、また、多結晶化に よってドーピング元素が十分に活性化されるので、従来 のようにCVDで形成するn型非晶質シリコンよりも低 抵抗となり、ソース領域およびドレイン領域は十分なオ ーミック接触が得られ、さらに、チャネル部の非晶質シ リコンはゲート電板でマスクされているので、ドーピン グとレーザ照射の影響を受けず、特性の改善および寄生 容量の低減を同時に実現するとともに、ソース電極およ びドレイン電極の間隔がゲート電極の幅よりも広くなる ように形成しておき、低い加速電圧でも非晶質シリコン 層へのドーピングができ、たとえば液晶表示装置への応 用も容易にできる。

【0059】請求項3記載の薄膜トランジスタの製造方 法によれば、請求項2記載の薄膜トランジスタの製造方 法に加え、ソース電極およびドレイン電極を透明導電膜 と金属膜との精層膜とすることで、たとえば液晶表示電 極の画素電極と一体形成し、後に画素電極上の金属膜を 除去することで工程の簡略化を図ることができる。

【0060】請求項4記載の薄膜トランジスタの製造方 法によれば、請求項3記載の薄膜トランジスタに加え、 低抵抗で熱や酸に安定なソース電板およびドレイン電極 を得ることができる。

【0061】 請求項5記載の薄燥トランジスタの製造方 法によれば、請求項2記載の薄膜トランジスタの製造方

77

主成分とする原料ガスを用いた非質量分離のイオンドー ピングとするため、たとえば大面積の液晶表示装置への 応用が可能にできる。

[0062] 請求項6記載の轉駆トランジスタの製造方法によれば、請求項2記載の轉駆トランジスタの製造方法に加え、トップゲート型なので41の使用は容易であり、A1を使用することでゲート電極の低低抗化が図れ、合金や積減化でA1のヒロック防止を有効に図ることができる。

[0063] 請求項?記載の薄膜トランジスタの製造方 10 法によれば、総縁性の光端数模と、この光端数模を覆う 透明絶縁膜上に製造することで、光によるオフ電流増加 を防ぐことができる。

【0064】請求項8記載の薄擦トランジスタの製造方法によれば、請求項7記載の薄擦トランジスタの製造方法に加え、容量カップリングを無視できるレベルにでき

【0065] 請求項9記載の薄整トランジスタの製造方法によれば、請求項7記載の薄製トランジスタの製造方法に加え、Nの海越大テップカパレージ性を下げる反 20 面、Naなどの不能物イオンをプロックする効果を高めることができる。

【0066】請求項10記載の薄膜トランジスタの製造

方法によれば、請求項?配載の薄膜トランジスタの製造 方法に加え、最上層であって非晶質シリコンと接する部 かを、プラズでくり及はこって形成した変化とりコン とし、その上に形成する非晶質シリコンとの間で形成す る界面が良質のものが得られ、優れた特性を得ることが できる。

12

#### 【図面の簡単な説明】

【図1】本発明の一実施例のトップゲート型の薄膜トラ ンジスタの構造を示す断面図である。


0 【図2】他の実施例のトップゲート型の薄膜トランジスタの構造を示す断面図である。

【図3】従来例の順スタガード型の薄型トランジスタの 構造を示す断面図である。


## 【符号の説明】

- 11 絶縁性基板
- 13 ソース電極
  14 ドレイン電極
- 15 非晶質シリコン層
- 15 非晶質シリコン 16 ゲート絶縁膜
- 16 ケート細線関
- ゲート電極
  ソース領域
- 19 ドレイン領域
- 31 光遮蔽膜


[図1]



[図3]



[図2]



フロントベージの続き

(72)発明者 堂城 政幸 神奈川県横浜市磯子区新杉田町8 株式会 社東芝横浜事業所内 (72)発明者 渋沢 誠 神奈川県横浜市磯子区新杉田町 8 株式会 社東芝横浜事業所内